Lamine SiC

Epitassia SiC

Wafer epitassi SiC cresciuti tramite CVD, che offrono un'eccellente uniformità di spessore e bassa densità di difetti. Progettato per dispositivi di potenza da 600V a 10kV (SBD, MOSFET, IGBT), che consente applicazioni ad alte prestazioni in veicoli elettrici, drive industriali ed energie rinnovabili.

Politipi — 4H-SiC (omeepitassia) · 3C-SiC (omo- e eteroepitassia)
Conducibilità — Tipo N, tipo P, semi-isolante
Diametri — 2″, 4″, 6″, 8″
Intervallo di spessore — 0,5 – 200μm (personalizzabile)
Struttura — Multilayer personalizzati, strati buffer, profili di doping precisi

Condividi questo prodotto:

Specifiche dettagliate

Specifiche per tipo di wafer.

Select a wafer type to view detailed specs

Parametro	Epitassia 4H-SiC
Substrato
Diametro	2", 4", 6", 8"
Orientamento	On-asse, off-asse
Conducibilità	Tipo N	Tipo P	Semi-isolante
Resistività	0,015 – 0,028 Ω·cm	≤0,3Ω·cm	> 1E8 Ω·cm
Rugosità superficiale	≤ 0,2nm
MPD	≤ 1cm⁻²
Strato Epi
Conducibilità	Tipo N	Tipo P	Semi-isolante
Intervallo di spessore	0,5 ~ 200μm (Personalizzabile)
Uniformità dello spessore	≤ 10%	≤10%	≤10%
Concentrazione dei portanti	1E14 ~ 1E19 cm⁻³	1E14 ~ 1E19 cm⁻³	1E14 ~ 1E19 cm⁻³
Uniformità del portante	≤ 20%	≤ 20%	≤20%

Parametro	Epitassia 3C-SiC
Substrato
Diametro	2”
Orientamento	Sull'asse
Conducibilità	Tipo N
Resistività	≤ 1mΩ·cm
Rugosità superficiale	≤ 0,5 nm
MPD	≤ 0,1cm⁻²
Strato Epi
Conducibilità	Tipo N	Tipo P
Intervallo di spessore	5 ~ 100μm (Personalizzabile)
Uniformità dello spessore	≤ 4%	≤ 4%
Concentrazione dei portanti	1E15 ~ 5E16 cm⁻³	1E15 ~ 5E16 cm⁻³
Uniformità del portante	≤ 10%	≤ 10%

Applicazioni

Dove questo wafer fornisce valore

EV e ricarica veloce

Strati di epi ad alta tensione e bassa resistenza per gruppi motopropulsori di veicoli elettrici e sistemi di ricarica rapida. Ottimizzato per MOSFET SiC 650V-1700V e diodi JBS, con un'uniformità di spessore elevata del ≤4% e profili di doping precisi.

Energie industriali e rinnovabili

Wafer di epi affidabili progettati per la conversione energetica in ambienti difficili e per macchinari pesanti. Progettato per MOSFET SiC ad alta potenza, SBD e moduli di potenza 1200V+ in inverter solari, sistemi di accumulo di energia e trasporto ferroviario.

Energia dei Data Center AI

Abilitazione di strati epi a perdita di commutazione ultra-bassa per alimentatori server ad alta densità (PSU). Progettato per MOSFET Trench e raddrizzatori ad alta efficienza, offrendo bassi BPD e una rugosità superficiale minima per la massima efficienza energetica.

Ultra-alta tensione (Grid & ESS)

Strati epitassiali spessi per reti intelligenti di nuova generazione e sistemi di accumulo energetico (ESS). Supporta IGBT a 10kV+, GTO e giunzioni PN con la nostra capacità di epi ultra-spessa che va da 30 a 200μm.

Domande frequenti

Domande comuni su questo prodotto

Risposte rapide sulla selezione dei materiali, personalizzazione, test e ordinazione.

Quale concentrazione di portatori si può raggiungere?

Per l'omoepitassia standard 4H-SiC, la concentrazione dei portatori può essere controllata su circa 1×10¹⁴ a 1×10¹⁹ cm⁻³. Questo dipende dal tipo di conducibilità (tipo N o tipo P) e dal design specifico dell'epi.

Qual è l'uniformità tipica dello spessore degli strati epitasiali SiC?

Per l'omoepitassia standard 4H-SiC, l'uniformità dello spessore può essere controllata fino a circa il ≤10%. Per alcune strutture di epi SiC di tipo P selezionate, l'uniformità può raggiungere il ≤4%. Le prestazioni effettive dipendono dalla dimensione del wafer, dallo spessore dell'epi e dalla struttura.

Puoi fornire strutture epidemiche multilivello o complesse SiC?

Sì. PWG può sviluppare strutture epitassiali multilayer personalizzate, inclusi strati tampon, strati di diffusione di corrente, strati di canale, strati barriera e altre strutture specifiche per il dispositivo.

Puoi fornire un'epitassia SiC densa per dispositivi ad alta tensione?

Sì. Offriamo strati epitassiali SiC spessi 30–200 μm per applicazioni ad altissima tensione (fino a 10kV+). Spessore, concentrazione di drogaggio e uniformità sono ottimizzati in base alla tensione di rottura target.

Qual è la densità tipica di difetti della tua epitassia SiC?

Implementiamo un rigoroso controllo dei processi epinefri per minimizzare le Dislocazioni del Piano Basale (BPD) e i Fault di Impilamento (SF). La densità tipica di difetti viene mantenuta a livelli leader nel settore per garantire un'elevata resa e affidabilità del dispositivo. I dati completi della mappatura sono disponibili su richiesta.

Inchiesta Tecnica

Parla con gli ingegneri delle tue esigenze di wafer

Condividi il tuo materiale, le dimensioni, le specifiche, la fase di applicazione o del progetto. Il nostro team esaminerà le tue esigenze e risponderà entro un giorno lavorativo.